JE3JLB KiCad5.0.2でステップアッテネータを再度作る

KiCad5.0.2でステップアッテネータを再度作る
自作・実験工程のメモとして
13.Jan.2019

１．回路図（Schematic）

・本回路図は説明用に作成したもので、同じリファレンスが２つある部品が有ります。

表面パネルは左から3dB・6dB・・・・と減衰量が増えていきますが、裏面に基板の表面が来るため、回路上は右から減衰量を増やす表記にしています。

２．ステップアッテネータ V3の基板イメージ

・取付穴・SWの位置は、V1以降変更なしです。

ビアの数は、控えめにして127個打ち込んでいます。（V1・V2は13～14個、今回は約10倍）
表面実装の抵抗ではMax1Wは無理なので、使わない表面実装部品のパターンは削除しました。
今回は、抵抗をスルーホールタイプだけとし、レイアウトを変えたのと、穴を抵抗2本が入るように広げました。
今までFusionPCBに発注していましたが、2018年末からはPCBWayに発注先を変更しています。
PCBWayの品質は今のところ問題が無く、たまたまかも知れませんが早い（DHLで4日～6日）のと、「製造番号を印刷しないでほしい」とお願いできることで採用しました。

１．V3実装例

・右側より、(3dB)(6dB)(10dB)(20dB)の順に抵抗器を実装しています。

抵抗器を並列合成するところは、穴に2本入るため横に広がった配置になっています。
BNCコネクタの取付位置については、別ページで紹介の簡易ステップアッテネータを参照してください。

２．V3より、フロントパネルも同時に作成

・下記の写真は(3dB)(6dB)(10dB)(20dB)の計39dBの配置になりますが、裏面は(6dB)(10dB)(20dB)(20dB)の計56dBの配置にしたパネルを用意しています。
・このパネルを使うと、アルミ板上の下穴が少しずれても一応の見栄えはすると思います。
ただし、PCBとして作ったためキズ・汚れ・レジストのムラが有ります。

板厚はM3x5ネジを使っても大丈夫なように、0.8mmを選択しました。

３．部品表（BOM)

・部品表というほどでは有りませんが、表形式で表記すると見やすいと思い書き出しておきます。

Reference	Value	必要数	手配先	発注単位	手配番号
J1,J2	CONN_COAXIAL	2	秋月電子	1	C-00093
S1,S2,S3,S4	switch_2C_E	4	秋月電子	1	P-04028
ケース	YM-100	1	秋月電子	1	P-09534
スペーサー	FB3-10	4	秋月電子	1	P-07313
なべ小ねじ	M3x5	8	秋月電子	100	P-07325

抵抗は、秋月電子の「超小型　金属皮膜抵抗１Ｗ」を使っています。

４．抵抗の組合せ例

・いつも抵抗値の理想値はどうだったか迷うため、組合せ表を添付しておきます。(2019/09/04)

dB	π型理想値		近似値_秋月_1W金皮		近似値_KURA_2W金皮
dB	R1-R3(Ω)	R2(Ω)	R1-R3(Ω)	R2(Ω)	R1-R3(Ω)	R2(Ω)
1	5.77	869.55			5.6	910
2	11.61	436.21			12	430
3	292.40	17.61	300	33並列	300	18
4	220.97	23.85			220	24
6	150.48	37.35	150	39	150	36
8	116.14	52.84			120	51
10	96.25	71.15	100	68	100	68
16	68.83	153.78			68	150
20	61.11	247.50	120並列	240	62	240
30	53.27	789.78			51	750
32	52.58	994.64			51	1000

２．設定SW全部をONしたときの特性

▼合計56dBにした時のFRMSの画面ですが、11.34MHz付近にディップ点が発生しています。

▼アッテネータ基板の中に共振要素が有るのかなと心配しましたが、長い方の同軸ケーブルにコアを入れてみました。

▼ケーブルにコアを入れて、改善した様子です。

V2の特性を測定したときも、50dB以上になると同じところにディップ点が出現していました。
必要以上に長い測定ケーブルを使うものではないということと、減衰量を欲張らない方が粗が出にくいということでしょうか。